AMD在2023年国际消费CES上面世了其下一代 Instinct MI300加速器，他们有幸获得了一些动手时间，并摄制了几张这款庞大晶片的Shahdol照片。毫无疑问，Instinct MI300是两个改变游戏规则的内部结构设计——这个网络控制系统 APU 混和了总共13个小晶片，其中许多是3D 拼接的，以创建两个具备24个 Zen 4 CPU Mach并结合了 CDNA 3绘图的晶片引擎和8 堆 HBM3。总体而言，该晶片保有1460万个电晶体，是 AMD 投入生产的最大晶片。 MI300保有1460万个电晶体，轻松超过AMD的1000万个电晶体Ponte Vecchio，再加上128GB 的HBM3缓存。考虑到其闪亮的外观，去边晶片很难摄制，但您能确切地看见中心晶片侧面的八个 HBM3栈。在那些 HBM 栈间放置小的内部结构基板，以确保在PCB顶端松脱冷却溶液时的稳定性。该晶片的排序部分由八个5nm 小晶片组成，它是 CPU 或 GPU Mach，但 AMD 没详细说明每个小晶片的采用数目。Zen 4Mach一般来说布署为八核裸片，因而他们能查看三个 CPU 裸片和六个 GPU 裸片。GPU 晶片采用 AMD 的 CDNA 3构架，这是 AMD 网络控制系统专用绘图构架的第三次修订。AMD 没指定 CU 数目。这八个裸片被3D 拼接在五个6nm 基础裸片之上，那些裸片不仅仅是有源中介机构层——他们被知会那些裸片是有源的，能处置 I/O 和各种其他功能。AMD 向他们展示了另两个 MI300样本，该样本的顶端裸片用砂带雕琢机雕琢掉，以揭示五个有源中介机构层裸片的构架。在那里，他们能确切地看见不仅能在 I/O 块间同时实现通讯的内部结构，还能看见与 HBM3栈接口的缓存驱动器间的通讯。但他们不容许摄制第二个样本。3D 内部结构设计容许在 CPU、GPU 和缓存晶片间同时实现更让人不可思议的统计数据客运量，同时还容许 CPU 和 GPU 同时处置缓存中的相同统计数据（零复本），进而节约电力、提高操控性并简化程式设计。看看这个电子设备是否能在没国际标准 DRAM 的情况下采用将会很有趣，正如他们在AMD的 Xeon Max CPU中看到的那般，它也采用了PCB HBM。 AMD 不愿透露控制技术细节，因而不确切 AMD 是采用国际标准的 TSV 方式将上下裸片熔合在一起，还是采用更先进的混和气相反应方式。他们被知会 AMD 将很快分享有关PCB的更多控制技术细节。 AMD 声称 MI300提供更多的 AI 操控性是 Instinct MI250的七倍，每瓦操控性是Instinct MI250的三倍（采用具备稀疏性的 FP8测量）。AMD 还表示，它能将 ChatGPT 和 DALL-E 等特大型 AI 模型的训练时间从几个月缩短到几周，进而节约数十亿美元的物业费。当前一代的 Instinct MI250为 Frontier 巨型排序机提供更多动力控制系统，这是世界上第一台百亿亿级排序机，而 Instinct MI300将为即将面世的两台 exaflop El Capitan 巨型排序机提供更多动力控制系统。AMD 告诉他们，那些 halo MI300晶片价格低廉且相对稀有——它们不是批量产品，因而它不会像EPYC Genoa 网络控制系统 CPU那般得到广泛布署。但是，该控制技术将过滤到不同外形的多种表音文字。该晶片还将与Nvidia 的 Grace Hopper Superchip市场竞争，后者在同一块塞雷县结合了 Hopper GPU 和 Grace CPU。那些晶片预计将于今年上市。基于 Neoverse 的 Grace CPU 支持 Arm v9x86，并且控制系统配备了两个与 Nvidia 新品牌 NVLink-C2C 统计数据传输控制技术结合在一起的晶片。AMD 的方式旨在提供更多卓越的客运量和节能，因为将那些电子设备组合到两个PCB中一般来说比连接到两个单独的电子设备时能够在单元间同时实现更高的客运量。 MI300还将与 Intel 的Falcon Shores市场竞争，该晶片将具备数目不等的排序块，具备 x86Mach、GPU Mach和缓存，具备更让人叹为观止的可能实用性，但那些实用性要到2024年才会交货。在这里，他们能看见 MI300PCB的底部以及用于 LGA 安装控制系统的接触垫。AMD 没分享有关插槽机制的详细信息，但他们一定会尽快了解更多信息——该晶片目前在 AMD 的实验室中，该公司预计将在20
