原副标题：第一个亚洲地区《芯粒数据服务T03W》Chiplet USB PB Link 试验获得成功
IT爱家 9 月 6 日消息，日前，极地雄芯宣布独立自主研制的第一个如前所述亚洲地区《芯粒数据服务T03W》的 Chiplet 数据服务USB PBLink 回片试验获得成功。PBLink USB具有高效率、低延后时间、高频宽、高可信、合乎升级换代T03W、相容PCB与外数据数据传输、著重升级换代独立自主受控等特点。
据悉，该USB选用 12nm 工艺技术锻造，每一 D2D 单元为 8 地下通道结构设计，总计提供最高 256Gb / s 的数据传输频宽，可选用更慢的PCB数据数据传输线以降低对PCB的明确要求，最多仅需要 3 层硅片展开 2D 数据数据传输。
▲ 极地雄芯 256Gb / s 频宽的 D2D 测
如前所述专门针对强化的简化协定层和数据传输层，该USB可实现 ns 等级的端到端延后，每项分项合乎《芯粒数据服务T03W》明确要求及结构设计预期。
除此之外，PB Link 可灵巧支持PCB内 Chiplet – Chiplet 数据服务和 10-15cm 的PCB外板级 Chip – Chip 数据服务，灵巧网络连接各种类型上游应用情景需求。
极地雄芯表示，子公司火速面世的是如前所述传统PCB（153μm Standard Package）的芯粒软件系统，并预计今年在 2024~2025 年面世特别针对超高效能情景的低密度数据数据传输版（55μm InFO Package）。
除此之外，本次回片试验获得成功的 PB Link 将用于子公司新一代核心理念 HUB Chiplet 和部分三合一 Chiplet 上，预计今年于 2024 周内实现整体批量生产。
据IT爱家此前报导，极地雄芯拟于去年底发布了亚洲地区第一款如前所述 Chiplet 直链软件系统的人工智能计算晶片“国兴 930”，中央控制芯粒选用RISC-V CPU 核心理念，同时可透过高速USB配备数个三合一芯粒，如前所述全升级换代硅片材料和 2.5D PCB。
Chiplet 构架是指透过将大晶片拆分为小芯粒展开生产并软件系统PCB，可有效提升大算力晶片锻造的综合良品率，并且透过芯粒F83E43Se缔造灵巧性的搭配选择，目前英特尔、AMD 的产品都选用了相关技术，是传统单晶片的改进方案。
